三星大力推崇96%的NAND设计采用低功耗——研究人员研究基于铁电晶体管的设计 作者： 时间：2025-12-03 来源： 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询

研究人员展示了基于FeFET的三维NAND电池，其通电电压接近零，每个单元最多可达五位。

三星研究人员发布了一份详细的NAND实验性架构报告，旨在将该技术最大的功耗之一减少多达96%。

这项工作——用于低功耗NAND闪存的铁电晶体管——由三星先进技术研究院的研究人员完成，发表在《自然》期刊上。 该书描述了一种面向未来3D NAND的铁电场效应晶体管（FeFET）设计，结合了基于哈夫尼亚的铁电体和氧化物半导体通道，并引入了近乎零的通电压作，构成了96%功率降低的基础。

在现代NAND中，每当读取或编程单元时，贯穿每条垂直字符串的字线堆栈必须带有通行电压。随着层数增加，开销也随之增加，由于层数增加，它现在占阵列总功率的很大一部分。三星团队认为，拥有宽大内存窗口和最大阈值电压低于零的铁电晶体管，可以支持多级工作，而无需阻碍电荷陷阱NAND所依赖的高Vpass以避免干扰。

他们首先在每单元最多五位的平面阵列中演示，随后在设计模仿三维NAND几何的短四层垂直串中演示。该结构中的中央门尺寸为25纳米，类似于当前商业设备。该团队定义了一种NAND专属的能量指标，结合了字线电容的主要贡献与产生读写所需高电压的内部电荷泵。

通过对全栈的成本进行建模，研究人员估计基于铁电设计的286层装置相比同高度的传统电荷陷阱堆，程序和读能的总能可降低约94%。在1024层时，降低通电电压大幅降低电荷泵的功，减少率达到96%。

实验还涵盖了保留和循环限制。平面形式下，铁电电池支持宽大的存储窗口，并展示了五级编程，尽管在该密度下的耐久性较为有限。PLC类构型可维持数百个周期，而QLC等效的使用在室温和85°C下均接近一千个周期。 作者指出，在实现完整3D阵列生产资格之前，还需要进一步开发程序抑制方案和负电压生成。他们还指出，氧化物通道在高温应力下的行为仍是后续研究的关键领域。

目前没有迹象表明三星计划基于这项工作发布任何产品。相反，该研究被定位为一项基础性研究，而该研究本身仍需进一步发展，旨在为潜在的低功耗NAND世代开发，超越当前电荷陷阱路线图。